

**Remarque 1:** le contenu de la NEM 671 est conforme au Standard NMRA S 9.2 (Edition de Juillet 2004). Cette version est la référence pour les tests de conformité.  
NEM 671 follows the NMRA-Standard S 9.2. This version is the basis for conformance tests.

**Remarque 2:** cette norme n'assure pas une compatibilité descendante avec les anciens décodeurs avec 14 pas de vitesse et une fonction additionnelle, ainsi qu'avec les anciens décodeurs dont l'horloge interne ne serait pas compatible avec le facteur de forme du signal défini ici.

## 1. But de la norme

Cette norme décrit les paquets de données élémentaires (paquets de données de base) qui doivent être émis par une centrale DCC.

## 2. Définitions

Un paquet de données DCC est une suite définie de bits qui sont spécifiés comme signal de voie dans la NEM 670.

Un paquet de données DCC de base se compose d'un nombre minimum de bits et de groupes de bits, appelés en raccourci paquets de données.

Un groupe de bits est composé de 8 bits et est appelé octet. Chaque bit d'un octet a une valeur qui est déterminée en fonction de sa position dans le groupe, le premier bit à partir de la gauche a la valeur la plus grande, il se nomme MSB (most significant bit). Les bits d'un octet sont numérotés de gauche à droite, de 7 à 0. Le bit le plus à droite est appelé LSB (least significant bit).

## 3. Format général d'un paquet de données DCC

La description suivante des éléments d'un paquet de données en bits et octets définit un paquet de données valides servant à activer les décodeurs.<sup>1</sup>

Les séquences 4 et 5 peuvent être répétées plusieurs fois.

Les paquets de données DCC de base se composent des séquences suivantes:

1 - **Synchronisation:** Le préambule d'un paquet se compose d'une suite de bits « 1 » pour assurer la synchronisation. Un décodeur doit déclarer invalide un paquet de données qui contient moins de 10 bits « 1 » et ne doit pas nécessiter plus de 12 bits « 1 » pour fonctionner correctement..<sup>2</sup> Une station de commande doit toujours transmettre au moins 14 bits « 1 ».

2 - **Bit Start:** Le bit Start est le premier bit « 0 », qui suit la séquence de synchronisation. Le bit Start termine la séquence de synchronisation et indique au décodeur, que les bits suivants constituent un octet d'adresse.


3 - **Octet d'adresse:** Le premier octet du paquet de données est normalement un octet d'adresse, il contient l'adresse codée du décodeur auquel la commande est destinée..<sup>3</sup> Le premier bit de l'octet d'adresse est le bit de poids fort (MSB). Les Octets d'adresses avec les valeurs suivantes: 0000 0000 (= 0), 1111 1110 (= 254) et 1111 1111 (= 255) sont réservés pour les fonctions spéciales et ne doivent pas être transmis, exceptés pour les fonctions spéciales inhérentes à la norme ou pour des applications précises conseillées par le fabricant.

4 - **Bit Start de l'octet de données:** Ce bit « 0 » précède l'octet de données qui le suit.

5 - **Octet de données:** Les 8 Bits qui forment l'octet de données sont utilisés comme adresses, instructions (ordres d'exécution), données ou comme octet de contrôle pour la détection des erreurs de transmission. Le premier bit de l'octet de données est le bit de poids fort (MSB).

6 - **Bit Stop:** Le bit stop est un bit « 1 » il signale la fin de la transmission du paquet..<sup>4</sup>

**Figure 1** Paquet de données DCC de base, composé de trois octets de données (1 octet d'adresse, 1 octet de données, 1 octet de contrôle), avec le code d'adresse 55 pour le sens de marche "en avant" sur la graduation 11.



## 4. Format des paquets de données DCC de base

Ce standard définit l'interopérabilité minimum entre les différents systèmes DCC. Une centrale doit encoder les commandes de l'utilisateur sous forme de paquets de données de base et un décodeur doit interpréter correctement de tels paquets de données pour fournir ainsi des commandes électriques appropriées au matériel moteur connecté. Les paquets de données plus complexes qui supportent différents types de décodeur, des fonctions additionnelles, un adressage étendu ou des pas de vitesse plus nombreux ne sont pas décrits dans cette norme.

### 4.1. Paquets de données DCC de base pour le réglage de la vitesse et du sens de marche des motrices

Format du paquet de données DCC de base:

<b>11111111111111</b>	<b>0</b>	<b>0AAAAAAA</b>	<b>0</b>	<b>01DCSSSS</b>	<b>0</b>	<b>EEEEEEEE</b>	<b>1</b>
Synchronisation		Octet de données 1		Octet de données 2		Octet de données 3	

Octet de données 1 - Octet d'adresse: L'octet d'adresse transmet l'adresse du récepteur prévu pour recevoir les données.

Le bit 7 est un bit „0“, il signale ainsi que cet octet de données est un octet d'adresse.

Les 7 bits (A) qui suivent sont porteurs de l'adresse binaire du destinataire.

**Important:** Un décodeur numérique doit accepter toute la plage des adresses possibles sauf si une limitation de l'adressage est clairement spécifiée dans la documentation.

Octet de données 2 – Octet de commande: L'octet de commande achemine les informations de vitesse et de sens de marche à la locomotive sélectionnée.

Les bits 7 et 6 contiennent la séquence 01 qui signale l'octet de donnée comme étant un octet de commande.<sup>4</sup>

Le bit 5 (D) définit le sens de marche, si la valeur est « 1 », la locomotive avance<sup>5</sup>, si la valeur est « 0 », la locomotive recule.

Le bit 4 (C) a une fonction spéciale (de commande) et est le bit de poids faible (LSB) pour la définition de la commande de vitesse.

Les bits 3 – 0 (SSSS) définissent avec le bit 4, la vitesse de marche en code binaire. Le tableau 1 décrit la relation entre le code binaire et la graduation.

Octet de données 3 – Octet de contrôle: L'octet de contrôle permet au décodeur de détecter les erreurs de transmission.

Cet octet est généré dans la centrale DCC, par l'addition logique bit pour bit, de l'octet d'adresse et de l'octet de commande. La fonction logique utilisée est "OU-EXCLUSIF (XOR)". Le décodeur numérique compare l'octet de contrôle reçu avec le OU-EXCLUSIF des octets d'adresse et de commande reçus et doit ignorer le paquet de données si la comparaison échoue.

**Tableau 1:** Relation entre le codage des bits S 3-0, C et la graduation

S <sub>3</sub> S <sub>2</sub> S <sub>1</sub> S <sub>0</sub> C	graduation	S <sub>3</sub> S <sub>2</sub> S <sub>1</sub> S <sub>0</sub> C	graduation	S <sub>3</sub> S <sub>2</sub> S <sub>1</sub> S <sub>0</sub> C	graduation	S <sub>3</sub> S <sub>2</sub> S <sub>1</sub> S <sub>0</sub> C	graduation
0 0 0 0 0	Stop	0 1 0 0 0	5	1 0 0 0 0	13	1 1 0 0 0	21
0 0 0 0 1	Stop <sup>+</sup>	0 1 0 0 1	6	1 0 0 0 1	14	1 1 0 0 1	22
0 0 0 1 0	EStop <sup>*</sup>	0 1 0 1 0	7	1 0 0 1 0	15	1 1 0 1 0	23
0 0 0 1 1	EStop <sup>++</sup>	0 1 0 1 1	8	1 0 0 1 1	16	1 1 0 1 1	24
0 0 1 0 0	1	0 1 1 0 0	9	1 0 1 0 0	17	1 1 1 0 0	25
0 0 1 0 1	2	0 1 1 0 1	10	1 0 1 0 1	18	1 1 1 0 1	26
0 0 1 1 0	3	0 1 1 1 0	11	1 0 1 1 0	19	1 1 1 1 0	27
0 0 1 1 1	4	0 1 1 1 1	12	1 0 1 1 1	20	1 1 1 1 1	28

\* Arrêt d'urgence (emergency stop), le décodeur doit arrêter la motrice au plus vite!

+Le bit de direction (bit 5) peut être ignoré pour les fonctions dépendant de la direction (optionnel).

## 4.2. Paquet de données DCC de base pour la remise à zéro générale des décodeurs

Format des données DCC de base:

<b>11111111111111</b>	<b>0</b>	<b>00000000</b>	<b>0</b>	<b>00000000</b>	<b>0</b>	<b>00000000</b>	<b>1</b>
Synchronisation		Octet de données 1		Octet de données 2		Octet de données 3	

Le paquet de données DCC pour la remise à zéro générale des décodeurs est constitué de trois octets dont tous les bits sont à zéro. Lorsqu'un décodeur reçoit ce paquet de données, il doit effacer toutes ses mémoires non permanentes (y compris les données de vitesse et de sens de marche) et revenir à son état normal de mise sous-tension. Si la motrice est en mouvement, le décodeur doit lui appliquer un arrêt d'urgence.

Dans les 20 millisecondes qui suivent un paquet de remise à zéro générale, une station de commande ne doit pas envoyer un paquet de données avec une adresse comprise entre 01100100 (adresse 100) et 01111111 (adresse 127) bornes incluses, sauf si elle souhaite passer en mode « Service ».<sup>6</sup>

## 4.3. Paquet de données DCC de base vide

Format du paquet de données DCC de base:

<b>11111111111111</b>	<b>0</b>	<b>11111111</b>	<b>0</b>	<b>00000000</b>	<b>0</b>	<b>11111111</b>	<b>1</b>
Synchronisation		Octet de données 1		Octet de données 2		Octet de données 3	

Le paquet de données dont le premier et le troisième octet contiennent 8 bits « 1 » et le deuxième octet contient 8 bits « 0 » est un paquet de données vide.

Les décodeurs qui reçoivent ce paquet de données ne doivent pas déclencher de nouvelles actions et se comporter comme si ils avaient reçu un paquet de données adressé à un autre décodeur.

## 4.4. Paquet de données DCC de base - signal d'arrêt général

Format du paquet de données DCC de base:

<b>11111111111111</b>	<b>0</b>	<b>11111111</b>	<b>0</b>	<b>01DC000S</b>	<b>0</b>	<b>EEEEEEEE</b>	<b>1</b>
Synchronisation		Octet de données 1		Octet de données 2		Octet de données 3	

Le paquet de données dont le premier octet contient 8 bits « 0 », dont le deuxième octet contient un ordre d'arrêt spécifique et dont le troisième octet contient un octet de contrôle identique à l'octet 2, est le paquet de données signal d'arrêt général.

Lorsque le bit 0 de l'octet de données 2 (bit S) contient un « 0 », les décodeurs qui contrôlent une locomotive doivent entamer la procédure d'arrêt de celle-ci (ralentissement puis arrêt fonction de l'inertie programmée dans le décodeur).

Si le bit S est un « 1 », les décodeurs doivent arrêter immédiatement les locomotives en coupant l'alimentation du moteur. Fréquence de transmission des paquets de données DCC de base.

#### 4.5. Espacement des paquets de données

Les paquets de données émis vers les décodeurs doivent être répétés aussi souvent que possible, car un paquet peut être perdu en raison des perturbations dues à la mauvaise conductibilité électrique entre les rails et les roues ou les pantographes. La transmission du signal de voie peut être interrompue entre le bit de fin d'un paquet et les bits de synchronisation du paquet suivant afin de permettre l'émission d'un autre type de signal de commande (bidirectionnalité). Un décodeur doit réagir aux paquets de données qui lui sont adressés lorsque l'intervalle entre le dernier bit du premier paquet et le premier bit du deuxième paquet est au minimum de 5 millisecondes.<sup>7</sup>

Intervalle minimum entre 2 paquets de données:  $t_D > 5 \text{ ms}$  intervalle de temps

Si un décodeur reçoit une séquence de bits avec un « bit start » manquant ou invalide ou un « bit stop » manquant ou invalide ou un « octet de contrôle » non-conforme, il doit reconnaître la « séquence de synchronisation » valide suivante comme le début d'un nouveau paquet.

Un autre type de signal de commande ne peut être transmis sur la voie qu'entre le bit stop d'un paquet et le début de la séquence de synchronisation du paquet suivant.

#### 4.6. Fréquence d'émission des paquets de données

Il doit être possible de configurer une centrale de commande DCC afin qu'elle émette un paquet de données au moins toutes les 30 millisecondes, temps mesuré entre les bits Start des paquets.

Temps de répétition entre les paquets de données DCC:  $t_R \leq 30 \text{ ms}$  temps de répétition t

### 5. Comportement des décodeurs lors de la conversion automatique de différents standards

Les fabricants de décodeurs sont encouragés à proposer une conversion automatique entre différents types de signal de voie et formats de commande en plus du signal DCC à condition que le passage à ces autres modes de fonctionnement puisse être inhibé.

Lorsque la fonction « conversion automatique » est activée les décodeurs doivent rester dans le mode DCC tant que l'intervalle de temps entre les bits « start » de deux paquets consécutifs est inférieur ou égal à 30 millisecondes. Si la fonction « conversion automatique » est désactivée, les décodeurs doivent rester en mode DCC, quel que soit l'intervalle de temps entre les bits « start » de deux paquets consécutifs.<sup>8</sup>

Temps d'attente avant passage d'un décodeur numérique dans un mode non DCC:

$t_w \geq 30 \text{ ms}$  temps d'attente

<sup>1</sup> Les décodeurs qui reconnaissent aussi d'autres formats en plus du standard DCC sont autorisés (voir §6.).

<sup>2</sup> Le dernier bit d'un paquet peut être pris en compte comme l'un des bits de synchronisation du paquet suivant s'il n'y a pas de bits inter-paquets.

<sup>3</sup> Le premier octet peut être également utilisé comme octet de commande dans certains cas.

<sup>4</sup> Le dernier bit d'un paquet peut être pris en compte comme l'un des bits de synchronisation du paquet suivant s'il n'y a pas de bits inter-paquets.

<sup>4</sup> Les autres configurations possibles des bits 6 et 7 sont réservées pour d'autres types de commandes.

<sup>5</sup> Marche en avant, signifie que la motrice se déplace, poste de conduite 1 en avant.

<sup>6</sup> La configuration d'un décodeur peut être modifiée immédiatement après l'émission d'un message de remise à zéro.

<sup>7</sup> Toutes les précautions doivent être prises pour ne pas émettre deux paquets de données espacés de moins de 5 millisecondes à une même adresse comprise entre 112 (binaire 0111 10000) et 127 (011 11111). Les décodeurs plus anciens pourraient interpréter ces paquets de données en mode de service.

<sup>8</sup> Certains décodeurs DCC plus anciens doivent recevoir un paquet de données DCC valide au moins toutes les 30 millisecondes pour empêcher une commutation en mode analogique. Un pas de répétition plus long que 30 millisecondes peut amener une dégradation des performances des décodeurs.